유기 수직 전계 트랜지스터의 최적화와 응용

Abstract

유기 수직 전계 트랜지스터는 플렉서블하고 투명하며 저가의 공정이 가능해 다양하고 새로운 분야에 쓰일 잠재력이 있는 소자이다. 그러나 유기 반도체 고유의 낮은 이동도는 소자의 성능 향상에 제한이 된다. 제한된 이동도에서 출력 전류를 늘리고자 채널 길이를 줄이는 다양한 연구가 진행 되어 왔는데 이 중 하나가 유기 수직 전계 트랜지스터 이다. 유기 수직 전계 트랜지스터는 전하가 수직으로 흐르므로 활성층의 두께가 채널의 길이가 된다. 이에 본 논문에서는 $C_{60}$ 기반의 유기 수직 전계 트랜지스터의 동작 원리를 통한 최적화와 응용에 대하여 연구하였다. 소자의 동작 원리와 최적화 과정은 모두 Silvaco 라는 프로그램을 이용한 시뮬레이션 결과와 실험 결과의 비교를 통해 이루어 졌다. 동작 원리를 바탕으로 최적화를 위한 파라미터는 하부 활성층 두께, 전하 차단층 두께, 전극 두께 총 세가지로 나눌 수 있었다. 최적화 과정을 통해 하부 활성층의 두께는 20 nm, 전하 차단층 두께는 120 nm로 정하였으며 전극의 두께는 소스 전극 보다는 드레인 전극의 폭이 넓을수록 출력 전류가 커진다는 것을 확인하였다. 이렇게 최적화 된 구조는 $44 \times 10^{-6}$ A 의 출력 전류 값과 $6 \times 10^5$ 의 on/off 특성을 보였다. 일반적으로 쓰이는 수평 방향의 유기 박막 트랜지스터에 비해서도 20배 많은 출력 전류 값을 가졌다. 최종적으로는 OLED 와의 integration을 통해 실제 적용으로의 가능성을 확인해 보았다.