Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/5275
Título: System level design space exploration for MPSoC : methods, algorithms and new infrastructure
Autores/as: Jia Li, Zai Jian
Director/a : Núñez Ordóñez, Antonio 
Bautista Delgado, Tomás 
Clasificación UNESCO: 3307 Tecnología electrónica
Palabras clave: Microelectrónica
Sistema en chip
Electrónica digital
Fecha de publicación: 2010
Resumen: A medida que la capacidad de integración en chip aumenta, los sistemas en chip (SoC) se vuelven cada vez más complejos, siendo bastante habitual en la actualidad encontrarnos con SoCs que integran una gran variedad de elementos de procesamiento, memorias, dispositivos I/O y elementos de comunicación. Para hacer frente a la complejidad de diseño de los modernos SoCs, los diseñadores de sistemas propusieron elevar el nivel de abstracción del proceso de diseño al nivel de sistema, donde la exploración del espacio de diseño (DSE) se ha convertido en una pieza clave en el poceso de diseño a nivel de sistema (SLD). Sin embargo, cabría preguntar en este contexto si las metodologías de diseño existentes permiten al diseñador explorar todo el beneficio potencial de la DSE a nivel de sistema, o si se deberían plantear nuevas metodologías y/o técnicas para sacar el máximo provecho del SLD. Esta tesis pretende precisamente responder a dicha cuestión.
Descripción: Programa de Doctorado: Sistemas Inteligentes y Aplicaciones Numéricas en Ingeniería
Facultad: Escuela de Ingeniería Informática
Instituto: IU Sistemas Inteligentes y Aplicaciones Numéricas
URI: http://hdl.handle.net/10553/5275
ISBN: 978-84-694-4976-9
Derechos: by-nc-nd
Colección:Tesis doctoral
miniatura
Adobe PDF (1,12 MB)
Vista completa

Google ScholarTM

Verifica

Altmetric


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.