Development of high performance multichannel systems for Time-Correlated Single-Photon Counting applications

In recent years, the interest of many research fields in non-invasive optical analysis has rapidly grown. In particular, studies performed in biology and chemistry have found increasing benefits from the development of systems able to perform singlephoton measurements, since they push the sensitivity of the analysis to ultra-low intensity levels and to ultra-fast evolving signals. These sensitivities are achieved thanks to the employment of single-photon detectors and timing acquisition chains. The Time-Correlated Single-Photon Counting is one of the leading techniques on which many others rely on: Fluorescence Lifetime Imaging Microscopy (FLIM), Förster Resonance Energy Transfer (FRET), and Fluorescence Correlation Spectroscopy (FCS) are just a non-exhaustive list of them. The TCSPC technique consists in the repetitive laser stimulation of a sample, recording each time the delay between the stimulating laser pulse and the pulse coming from the photon emitted by the sample and captured by the detector. After several photons it is possible to build a histogram that represents the original waveform of the light signal, since the probability distribution of the photon delays corresponds to the intensity of the light signal. The necessity of a repetitive measurement inherently asks for a high count rate instrument: the higher, the shorter the total measurement time. Besides, other specifications concern the linearity, which is a fundamental feature to define the shape of the signal without distortions, and the time resolution, that characterizes the ability of the system to resolve very fast signals. However, applications are pushing the instruments to expand their number of channels, since this will reduce the total measurement time, opening also the way to many new kind of analysis. Time-resolved imaging and simultaneous spectrally resolved analysis are just examples of these new possibilties. Regretfully, a strong trade-off exists between performance and number of channels in TCSPC systems: applications are forced to choose between instruments with many channels but poor performance or single channel instruments with state-of-the-art performance. Aim of the researchers is the development of high performance multichannel TCSPC instruments that will break this trade-off. In particular, this thesis work is devoted to find solutions to the system part of the instrument: the management of the incoming data, their on-board storage, and their transfer towards a remote computer. Initially (Chapter 2), the work has focused on the application of a 48-channel Detection System to a setup design to perform single-molecule FRET analysis. The system, already designed, was featuring a 12x4 matrix of Single Photon Avalanche Diodes (SPADs) and a Field Programmable Gate Array (FPGA) as its logic core. Its firmware, instead, has been designed to perform a time-stamping measurement on the incoming photons, in order to provide to the software raw data to compute the FRET efficiency. A 100MHz clock has been used to stamp the incoming data, and forty-eight parallel First-In First-Out memories (FIFO) have been implemented as buffers between incoming data and downloaded ones. By optimizing the transfer process, a download rate of 20MBps has been achieved, which means an average count rate of 100kcps on every SPAD, enough to perform the analysis. This work has been useful to evaluate on the field the necessity of multichannel instruments, thus a 1024-channel high performance system has been ideated in the research group. The increase of the number of channels carries many problems: the detector matrix and the acquisition logic are just some of them, as well as the dimensions of the system and its power consumption. Nevertheless, the technological limit today present is the data rate that can be managed on-board and transferred towards the computer. Fast protocols available for compact instruments do not provide a transfer rate far greater than 10Gbps, which means that the number of acquisition channels that can be properly handled is a few tens. A 64-channel acquisition system has been chosen as the target; a router will multiplex all the detection channels on these acquisition chains. To further reduce on-board complexity, but also dimensions and power dissipation, two twin 32-channel Acquisition Boards have been designed (Chapter 3). They will exploit the TAC-ADC structure (acronym for Time-to-Amplitude Converter and Analog-to-Digital Converter) since it is the one that provides the best performance, especially in terms of linearity. The FPGA that receives the ADC data is in charge for creating the histograms, but an external on-board memory is necessary to store all of them. Provided the complexity of the system and its novelty in the research group, a Demoboard has been designed to test the performance of the full structure. Once the data have to be sent out from the system, a section that gathers the two streams and implements a fast communication channel towards the computer is necessary. After the study (Chapter 4) of the different protocols available on the market, two of them have been chosen to be implemented, in particular the SuperSpeed USB 3.0 and the 10-Gigabit Ethernet over optical fiber. They have been succesfully tested on evaluation boards and then implemented on a specific Data Management Board, that mounts another FPGA to handle the logic operations. To validate the performance of these new kind of systems, specific multichannel instruments are required. A multichannel pulse generator is necessary to provide the input signal to all the TCSPC chains, but none of the today commercially available one satisfies all the specifications. Thus, an 8-channel Pulse Generator (Chapter 5) has been designed as a test instrument for these systems. A 2-channel Module is the base block of the generator: after choosing the input signal between an on-board reference and an external trigger, a delayer loop delays the reference edge and a fast output transistor stage generates the output. This structure reaches a time resolution of 6ps when no delay is added, worsening to 20ps for a 1μs delay. Both results are remarkable and this validates the employed architecture, as well as the whole instrument. It has to be said that on every topic some work has to be done in the future to continue its development: a discussion on these prospectives will be eventually outlined in Chapter 6.

Negli ultimi anni, le analisi non-invasive dei campioni hanno catturato l’interesse di molteplici campi di ricerca scientifica. In particolare, studi chimici e biologici hanno trovato immenso beneficio dallo sviluppo di sistemi in grado di compiere misure a singolo fotone, poiché questi sono in grado di rivelare bassissime intensità luminose e consentono l’analisi di segnali con evoluzioni temporali ultra-brevi. Queste performance sono garantite appunto dall’impiego di rivelatori a singolo fotone e da catene di acquisizione temporale. La tecnica Time-Correlated Single-Photon Counting (TCSPC) è una di quelle più diffuse ed è quella su cui molte altre si basano: citando la Fluorescence Lifetime Imaging Microscopy (FLIM), la Förster Resonance Energy Transfer (FRET) e la Fluorescence Correlation Spectroscopy (FCS) si ha solo un elenco non esaustivo del raggio di azione della TCSPC. In questa tecnica, un laser stimola periodicamente un campione e un rivelatore a singolo fotone rivela il quanto di luce emesso in risposta allo stimolo. Ad ogni ripetizione, il ritardo tra l’impulso laser e quello del fotone acquisito è misurato e salvato, e dopo svariate ripetizioni è possibile ricostruire un istogramma che rappresenta il segnale originario. Difatti, la distribuzione di probabilità del ritardo di arrivo dei fotoni corrisponde esattamente all’intensità del segnale luminoso. Poiché la tecnica è intrinsecamente ripetitiva, uno strumento di misura con un’alta frequenza di lavoro riduce il tempo necessario all’acquisizione del segnale. Altre caratteristiche importanti del sistema riguardano la linearità, fondamentale per una ricostruzione senza distorsioni, e la risoluzione temporale, che caratterizza la bontà del sistema nel discriminare segnali veloci. Ciononostante, una richiesta sempre più forte da parte delle applicazioni è la multidimensionalità dei sistemi TCSPC, ovvero un incremento del numero di canali di acquisizione. Questo porta ad una ulteriore riduzione dei tempi di misura, aprendo al contempo la strada a nuovi tipi di analisi, come le immagini 2-D risolte in tempo o lo studio della risposta del campione a diverse lunghezze d’onda simultanee. Purtroppo, realizzare sistemi multicanali ad alte prestazioni sottosta attualmente a forti compromessi: le tecniche che applicano la TCSPC sono costrette a scegliere tra strumenti con un elevato numero di canali ma basse performance o sistemi allo stato dell’arte ma con uno o pochi canali. La ricerca sta quindi cercando soluzioni per oltrepassare questo compromesso e questo lavoro di tesi ne è un esempio. In particolare lo studio è stato concentrato sui problemi e sulle soluzioni di tipo sistemico: la gestione dei dati, il loro salvataggio on-board e il loro trasferimento verso il computer. All’inizio (Capitolo 2), il lavoro si è focalizzato sull’utilizzo di un Sistema di Rivelazione a 48 Canali in un setup dedicato a misure FRET su singola molecola. Il sistema, già realizzato, impiega una matrice 12×4 di Single-Photon Avalanche Diodes (SPADs) e monta una Field Programmable Gate Array (FPGA) come unità di elaborazione. Il firmware di questa FPGA è stato disegnato in questo progetto e si occupa di acquisire i fotoni in modalità time-stamping e di spedirli al computer affinché si possa calcolare l’efficienza della FRET partendo dai dati grezzi. La FPGA utilizza un clock a 100MHz per campionare i dati in ingresso e li salva in quarantotto memorie First-In First-Out (FIFO). Un successiva FIFO raccoglie tutti i dati campionati e ottimizza il processo di download, permettendo di raggiungere un tasso di trasferimento di 20MBps su USB 2.0 hi-speed, che significa un tasso medio di conteggio di 100kcps a rivelatore, in linea con le specifiche richieste. Questo lavoro ha dimostrato quanto siano necessari i sistemi multicanali, pertanto è stato ideato un Sistema ad Alte Prestazioni a 1024 Canali. Questo aumento del numero di canali, però, non è privo problemi: la matrice di rivelazione e la logica di acquisizione sono solo i più evidenti, ma troviamo anche le dimensioni del sistema e la sua potenza dissipata. Comunque, il limite tecnologico odierno si trova anche nel tasso di dati gestibile on-board e nel loro massimo tasso di trasferimento verso il computer. I protocolli più veloci disponibili sul mercato per un sistema compatto non hanno una banda molto più grande di 10Gbps, il che implica che il numero di canali di acquisizione che possono essere gestiti correttamente è solo di qualche decina: sessantaquattro è il numero scelto dopo un’attenta valutazione. Per adattare una matrice più grande su questo sistema di acquisizione, è stato inserito un router intelligente tra i rivelatori e i blocchi di acquisizione temporale. Poiché la complessità del sistema rimane comunque elevata, sono state progettate due schede gemelle da trentadue canali (Capitolo 3). Ciò riduce anche le dimensioni del sistema finale e divide la potenza necessaria, consentendone una migliore dissipazione. La struttura utilizzata è quella che impiega come cronometro la coppia TAC-ADC (acronimi di Time-to-Amplitude Converter e Analog-to-Digital Converter) poiché è quella che fornisce le prestazioni migliori, specialmente in termini di linearità. Una FPGA riceve poi i dati in uscita dall’ADC e ricostruisce gli istogrammi, salvandoli in una memoria on-board. Vista la sua complessità e le novità mai sperimentate nel gruppo di ricerca, il primo passo per la realizzazione del sistema è stato lo sviluppo di una Demoboard. I dati in uscita dalle due schede gemelle sono infine raccolti da un’apposita scheda, che li fonde e li trasferisce al computer. Dopo lo studio dei vari protocolli di comunicazione in circolazione (Capitolo 4), è stato deciso di implementarne due, in particolare l’USB 3.0 SuperSpeed e l’Ethernet a 10-Gigabit su fibra ottica. Dopo essere stati testati con successo su apposite schede di valutazione, la Data Management Board è stata realizzata. Il suo centro è ancora una FPGA che si occupa di tutte le operazioni logiche necessarie. Per valutare le performance di questo e di tutti i nuovi sistemi TCSPC multicanali, anche gli strumenti di misura devono rinnovarsi. Un impulsatore multicanale, infatti, è necessario per fornire i segnali di ingresso ai sistemi in via di sviluppo, ma quelli presenti sul mercato non soddisfano tutte le specifiche richieste dai sistemi TCSPC. Pertanto, un Impulsatore ad 8 Canali è stato sviluppato in questo progetto (Capitolo 5) per poter caratterizzare i sistemi TCSPC presenti e futuri. Un Modulo a 2 Canali è il blocco base dello strumento: esso consente di scegliere il segnale di riferimento tra un clock on-board e un trigger esterno, dopodiché un blocco logico ritarda il fronte di interesse e infine uno stadio differenziale veloce a transistor genera l’impulso di uscita. Questa struttura raggiunge una risoluzione temporale di 6ps, quando il ritardo aggiunto è zero, che peggiora a 20ps quando il ritardo raggiunge il microsecondo. Entrabi i risultati rimangono estremamente buoni e convalidano l’impulsatore nel suo scopo ultimo di strumento di caratterizzazione di sistemi TCSPC. Infine, c’è da notare come ogni sezione debba ancora evolversi in futuro per poter veramente realizzare il Sistema TCSPC a 1024-canali ad Alte Prestazioni: una discussione su queste prospettive è riportata nel Capitolo 6.