Análisis y diseño en VHDL de un ecualizador CMA para enlaces de datos
Analysis and design of a equalizer in VHDL
Ver/ Abrir
Identificadores
URI: http://hdl.handle.net/10902/13746Registro completo
Mostrar el registro completo DCAutoría
Salcedo Arrugaeta, AizkibelFecha
2018-05-23Director/es
Derechos
Atribución-NoComercial-SinDerivadas 3.0 España
Resumen/Abstract
RESUMEN: El avance de los últimos veinte años en cuestiones de potencia de cómputo de las FPGAs, de los algoritmos de inteligencia artificial y de las baterías ha permitido que los UAV (Unmanned Aerial Vehicle) se hayan ido extendiendo de forma progresiva tanto en el ámbito militar como en el civil. Aunque la mayoría de los UAVs comunes en la vida cotidiana se caracterizan por tener un tamaño reducido, una gran parte de los utilizados con fines gubernamentales presentan, en cambio, grandes dimensiones y proporcionan video en tiempo real, necesitando, por lo tanto, enlaces de datos con un gran ancho de banda. En este contexto, el presente proyecto aborda el diseño e implementación de un ecualizador CMA eficiente para bandas anchas en VHDL, para posteriormente analizar su comportamiento en simulación frente a distintos canales. El trabajo finaliza con la integración del ecualizador CMA desarrollado en un sistema completo, analizándose su comportamiento en tiempo real en distintos escenarios.
ABSTRACT: In the last twenty years the computing power of the FPGAs, the artificial intelligence algorithms and the batteries have improved significantly. The simultaneous advance on those three fields has make possible the development of UAVs that are used both in military and civil fields. The most common UAVs are small, but this project is focused on big UAVs used for governmental and non-commercial purposes, that require high bandwidth for real-time video applications. In this context, this project addresses the design and VHDL implementation of an efficient CMA equalizer for wide bandwidth. As a part of this work, its performance in different channels has been deeply analyzed in simulation. The last part of this project was the validation of the equalizer. To achieve this objective, it was integrated in the receiver of a system. The performance of the equalizer was tested and analyzed in different real-time scenarios.