Implementace mikroprocesoru AVR do obvodu FPGA

Hájek, Radek

Implementace mikroprocesoru AVR do obvodu FPGA

Mark

A

Publisher

Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií

Abstract

Bakalářská práce se zabývá implementací jádra procesoru Atmel AVR do programovatelného hradlového pole FPGA v jazyce VHDL. Shrnuje základní architekturu procesoru a způsoby adresování v něm. V rámci práce bylo navrženo vlastní jádro procesoru včetně několika periferií tak, aby co nejvíce odpovídalo architektuře a instrukční sadě procesoru ATtiny26. Vytvořený VHDL popis byl verifikován a funkčně testován.
This bachelor‘s thesis deals with FPGA implementation of Atmel AVR core described using VHDL language. Basic architecture concepts and processor addressing modes are summarized in this thesis. The core including several peripherals was designed to be compatible with ATtiny26 architecture and instruction set. The microprocessor was described in VHDL and verified in several types of tests.

Keywords

Procesor, jádro, architektura, AVR, FPGA, VHDL, Processor, core, architecture, AVR, FPGA, VHDL

Citation

HÁJEK, R. Implementace mikroprocesoru AVR do obvodu FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2014.

Language of document

cs

Study field

Mikroelektronika a technologie

Comittee

prof. Ing. Vladislav Musil, CSc. (předseda) doc. Ing. Ivan Szendiuch, CSc. (místopředseda) Ing. Radim Šneidr (člen) Ing. Vilém Kledrowetz, Ph.D. (člen) Ing. Jiří Špinka (člen)

Date of acceptance

2014-06-16

Defence

Student seznámil státní zkušební komisi s cílem a řešením své bakalářské práce a zodpověděl otázky a připomínky oponenta. Otázky k diskuzi: K čemu se dá použít Vaše řešení? (zodpovězeno)...

Result of defence

práce byla úspěšně obhájena

Document licence

Standardní licenční smlouva - přístup k plnému textu bez omezení

URI

http://hdl.handle.net/11012/33997

Collections

2014

Citace PRO

Full item page