VPart: An automatic partitioning tool for dynamic reconfiguration. Abstract

0411302 - UTIA-B 20050030 US eng A - Abstrakt
Kafka, Leoš - Kielbik, R. - Matoušek, Rudolf - Moreno, J. M.
VPart: An automatic partitioning tool for dynamic reconfiguration. Abstract.
[VPart: Nástroj pro automatické rozdělení návrhu umožňující dynamickou rekonfiguraci. Abstrakt.]
Monterey: ACM, 2005. ISBN 1-59593-029-9. FPGA 2005 - ACM/SIGDA Thirteenth International Symposium on Field-Programmable Gate Arrays. - (Schmidt, H.; Wilton, S.). s. 263
[FPGA 2005 /13./. 20.02.2005-22.02.2005, Monterey]
Grant CEP: GA MŠMT LN00B096
Grant ostatní: IST FP5(XE) IST-2001-34016
Výzkumný záměr: CEZ:AV0Z10750506
Klíčová slova: automatic partitioning * reconfiguration * design tools
Kód oboru RIV: JC - Počítačový hardware a software

This paper presents an innovative tool for automatic partitioning of VHDL designs for dynamic reconfiguration called VPart. An introduction to the dynamic implementation of a circuit is presented. A design flow and optimization algorithms and methods used by the tool to partition the input design are explained. The usage of the tool is shown on three simple experiments performed on 18-bit floating-point arithmetic adder and multiplier.

Tento text prezentuje nástroj pro automatické rozdělení VHDL návrhu umožňující dynamickou rekonfiguraci. Úvod je věnován dynamické implementaci obvodů. Dále vysvětluje postup návrhu a optimalizaci algoritmů a metod použitých tímto nástrojem. Použití nástroje je předvedeno na třech jednoduchých příkladech s 18-bitovou sčítačkou a násobičkou pro čísla s pohyblivou řádovou čárkou.
Trvalý link: http://hdl.handle.net/11104/0131385