Please use this identifier to cite or link to this item:
http://hdl.handle.net/2445/97540
Title: | Simulador de procesador RISC |
Author: | Roca del Águila, Richard Hernán |
Director/Tutor: | Bosch Estrada, José |
Keywords: | Microprocessadors Simulació per ordinador Programari Treballs de fi de grau Interfícies d'usuari (Sistemes d'ordinadors) Microprocessors Computer simulation Computer software Bachelor's theses User interfaces (Computer systems) |
Issue Date: | 28-Jan-2016 |
Abstract: | El proyecto consiste en el desarrollo de un simulador de procesador de arquitectura RISC . Las principales funciones del simulador será la carga de instrucciones en la memoria de programa del simulador , que tiene un límite de 45 instrucciones , grabar el programa y la ejecución del programa instrucción a instrucción. La interfaz del simulador muestra cómo van cambiando de estado todos sus componentes y se van ejecutando las instrucciones del programa pasando por las 4 etapas (IF,OF,EX,WB) que tendrá el simulador, además también contara con un conjunto de registros internos CR (R1 a R8),una memoria de datos de 16 posiciones que aceptara enteros con signo de 32 bits ,solo 2 modos de direccionamiento inmediato y relativo , 4 tipos de instrucciones los cuales serán de registro, memoria, control y miscelánea. |
Note: | Treballs Finals de Grau d'Enginyeria Informàtica, Facultat de Matemàtiques, Universitat de Barcelona, Any: 2016, Director: José Bosch Estrada |
URI: | http://hdl.handle.net/2445/97540 |
Appears in Collections: | Treballs Finals de Grau (TFG) - Enginyeria Informàtica |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
codi_font.zip | Codi font | 100.22 kB | zip | View/Open |
memoria.pdf | Memòria | 1.33 MB | Adobe PDF | View/Open |
This item is licensed under a Creative Commons License